Den avancerade ASIC-tillverkaren (Application-Specific Integrated Circuit), GUC, meddelade att dess HBM3 IP-lösning, baserad på Taiwan Semiconductor Manufacturing Company (TSMC) 5nm processteknologi, har klarat 8,4 Gbps tape-out-verifieringen. Plattformen innehåller en omfattande HBM3-kontroller och Physical Layer IP (PHY IP), samt leverantörens HBM3-minne som utnyttjar TSMC:s banbrytande CoWoS®-teknik.
För närvarande har HBM-minnesleverantörer lagt fram en ambitiös färdplan som ökar överföringshastigheten och minnesstorleken från HBM3 till HBM3E/P och ytterligare fördubblar signalbussens bredd i HBM4. De grundläggande DRAM-timingsparametrarna förblir dock konsekventa och HBM-styrenheten blir allt mer komplicerad för att förbättra busseffektiviteten.
GUC:s HBM3-styrenhet uppnår över 90 % bussanvändning under slumpmässig åtkomst, samtidigt som den bibehåller minimal latens. HBM3 IP från GUC, baserad på TSMC:s 5nm-teknologi, har passerat tape-out-verifiering. Tidigare i år introducerade de HBM3 IP med TSMC:s 3nm-teknik. Denna IP stöder TSMC:s CoWoS-S och CoWoS-R och kan nå hastigheterna för nästa generations HBM3E/P-minne (fortfarande under planering). Sedan 2020 har GUC:s HBM-kontroller och PHY IP implementerats i kundproducerade HPC ASIC.
